Swami, N: Synthesis of High Performance Low Power CMOS Circu
Latches and flip-flops used in low power sequential circuits are discussed in this book. A synthesis technique for power optimization in combinational logic circuits has been described. A flip flop has been proposed to reduce power consumption in CMOS circuits. A latch has been proposed which is evaluated from the standard ultra voltage latch for low power application. Simulation results show that the proposed latch has the lowest power consumption with no speed penalty. The significant power and area savings can be achieved by using proposed .
Die bei uns gelisteten Preise basieren auf Angaben der gelisteten Händler zum Zeitpunkt unserer Datenabfrage. Diese erfolgt einmal täglich. Von diesem Zeitpunkt bis jetzt können sich die Preise bei den einzelnen Händlern jedoch geändert haben. Bitte prüfen sie auf der Zielseite die endgültigen Preise.
Die Sortierung auf unserer Seite erfolgt nach dem besten Preis oder nach bester Relevanz für Suchbegriffe (je nach Auswahl).
Für manche Artikel bekommen wir beim Kauf über die verlinkte Seite eine Provision gezahlt. Ob es eine Provision gibt und wie hoch diese ausfällt, hat keinen Einfluß auf die Suchergebnisse oder deren Sortierung.
Unser Preisvergleich listet nicht alle Onlineshops. Möglicherweise gibt es auf anderen bei uns nicht gelisteten Shops günstigere Preise oder eine andere Auswahl an Angeboten.
Versandkosten sind in den angezeigten Preisen und der Sortierung nicht inkludiert.
* - Angaben ohne Gewähr. Preise und Versandkosten können sich zwischenzeitlich geändert haben. Bitte prüfen sie vor dem Kauf auf der jeweiligen Seite, ob die Preise sowie Versandkosten noch aktuell sind.